CLIPPEDIMAGE= JP362193261A

PAT-NO: JP362193261A

DOCUMENT-IDENTIFIER: JP 62193261 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: August 25, 1987

INVENTOR-INFORMATION:

NAME

KATO, JURI

FUJISAWA, AKIRA

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY

N/A

APPL-NO: JP61035736

APPL-DATE: February 20, 1986

INT-CL (IPC): H01L021/76

US-CL-CURRENT: 438/270,438/655,438/FOR.363

ABSTRACT:

PURPOSE: To reduce the microscopic leakage between active elements as well as to form a microscopic element isolation region by a method wherein the surface defective region located on the circumference of a groove when it is formed is coated with an impurity diffusion layer having a shallow junction.

CONSTITUTION: After a thermally oxided film 2 has been formed on a single crystal silicon substrate 1, a groove 3 is formed on an element isolation region by performing a reactive ion etching, and the groove is buried by storing a Ti silicon layer 4 thereon by conducting a

chemical vapor-phase growing method. After As ions 5 have been implanted into a silicide layer 4, a heat treatment is performed, and a shallow impurity diffusion layer 6 is formed on the circumference of the groove of single crystal. Then, an RCA washing is performed, the Ti silicide is removed by selectively performing an etching, and after the single crystal on the surface of the groove has been coated with the oxide film 2, PSG (phosphorus silicate glass) 7 is stored, high density BPSG 8 is stored, and furol flattening is performed by conducting a heat treatment thereon. Then, a shallow As impurity diffusion layer 6 is formed on the circumference of the groove by removing the high density BPSG and the PSG on the surface by etching, a thermally oxided film 2 is coated thereon, and an element isolation structure, wherein the surface of the groove is flattened by being buried with a PSG (phosphorus silicate glass) 9, is completed.

COPYRIGHT: (C) 1987, JPO&Japio

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 193261

(5)Int Cl. 1

①出 願

識別記号

庁内整理番号

④公開 昭和62年(1987)8月25日

H 01 L 21/76

S - 7131 - 5F

審査請求 未請求 発明の数 1 (全3頁)

半導体装置の製造方法 60発明の名称

> 願 昭61-35736 ②特

願 昭61(1986)2月20日 29出

⑫発 明 者 加藤 樹 理

諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

晃 沢 70発 明 者 藤

諏訪市大和3丁目3番5号 セイコーエプソン株式会社内 東京都新宿区西新宿2丁目4番1号

会社

外1名 弁理士 最 上 ②代 理 人

セイコーエプソン株式

2. 特許請求の範囲

1) LSIの卵物素子を分離する御娘の製造方 **歩にかいて、単結晶共板に酸化镍形成後、素子間** 分離節級に隣をエッチングにより形成後、高融点 食罐シリサイドを蓄積し該牌を埋め込み、イオン 打込により装団及び該博中の該シリサイドに不純 物を注入後、熱処理を行ない診不能物を該解周辺 の単档晶中に拡散させた後。設調中及び表間の移 シリサイドをエッチング除去した後、眩にには絶 触物を埋め込むことを特徴とする半導体を消の程

5. 発明の詳細な程明

(産業上の利用分野)

本徳明は、半端体を慣の製造方法において、特

にLSIの能動業子を分離する素子分離領域の製

(発明の概要)

本発明は、単符晶を板の素子分離領域に溝を掘 り、帯には絶跡物を埋め込む素子分離の規造にな いて、診構には高級点会電シリャイドを埋め込み、 イオン打込により構中のシリサイド中に不飽物を 许入後、熱処理を行かい診不納物を診構周辺の単 糖晶中化不纯物分拡散方せた谱。 イドを除去し、代って格が物を診解に期め込むこ とを特徴とする半導体を関の製造方法である。

従来の妻子分離は毎8回に示すどとく単時晶を 板 1 1 17 勝 を 掘り、 溝 周 辺 を 兼 酸 化 し 酸 化 模 1 2 で覆った後。 絶疑物13を埋め込み素子分離領域 を形成している。

(発明が解決しようとする問題点)

この製造方法では、漢子分類領域の数細化が可 伸げなったが、裸掛り時に生じる矢崎がは周辺の 単結晶中に存在し、能効素子間に進結品と熱像化 購との排界而を通して微少リーク構造が生じ L R

特開昭62-193261 (2)

Iの特性に悪影響を及ぼした。本発明は、かかる 従来の欠点を取り除き、能効素子間の微少リーク を低減し、かつ節細な象子分離領域の製造方法を 提供する。

(問題点を解決するための手段)

従来問題となっている微少リーク電流は、線形の時の海周辺の装面欠陥領域を後い場合を持つ不納物拡散所で置うことにより海の単結晶と純緑物ののを面欠陥領域への不純物拡散を、シリサイドを持るして不純物拡散があることにより、不純物は下のは散が高速度かつ後い場合に制御されまそ分離領域の最細化が可能になる。

(作用)

本角明の作用を述べれば、不納物イオン注入された専中に埋め込まれた高融点金銭シリサイドは拡散源の役割をする。高融点金ははCVDで形成した場合、単結晶 茶板の薄架 南全面に付着し、行ぼ完全に薄を増め込むことができる。すたシリサイド中の不純物拡散はグレイン境界を適して非常

中の不純物 6 の拡散はほとんどない。次に高級度BP8Gと表面のP8Gをエッチング除去することにより、 第7 図に示すような、単結晶シリコンの素子弁整値域には遅が形成され、診滞別辺に洗いAM 不純物拡散層 6 が形成され、熱酸化障 2 で覆われ診測は表面が平均化された P8G9 で埋め込まれた業子分離構造が完成する。

(発明の効果)

以上が明したように本条明によれば、昭動業子間の最少リーク電流が抑制された、しかも微細化可能な素子分離領域の製造方法が可能になる。

4. 図面の簡単な説明

第1 図~ 第7 図 ·· 本発明による # 子分離領域の 形成工 pp 断 而 図

第 8 図 …… 従来技術による業子分離領域の形成 工程断面図

1 …… 単結晶 花板

2 …… 熱傲化標

3 …… RIEにて狙られた溝

に選く拡散する。このため 該金属シリサイドを拡 数源にして熱処理を行なうと、単結晶の神全体の 表面に均一な、しかも後い不純物拡散層ができる という長所を持つ。

(実施例)

以下実施機を用いて税明する。

4 …… シリサイド層

5 …… 不純物イオン

6 …… 単結晶 东板中の不納物 拡散層

7 P 8 G

8 BP8G

以上

出 燗 人 セイコーエブソン株式会社

代母人 弁理士 最上 務 他 名



